この記事で分かること
- 前工程と後工程の違い
- 後工程の基本的な流れと先端パッケージの役割
- 材料・装置・製造企業のつながり
- AI半導体によって後工程の重要性が増す理由
- 日本企業の事業機会と今後の確認点
1. 3分で分かる概要
半導体製造の後工程とは、ウエハー上に形成された半導体チップを、電子機器で使える形に組み立て、検査する工程である。
役割は主に四つある。チップを保護すること、外部と電気的につなぐこと、熱を逃がすこと、正常に動作するかを確認することだ。
近年は、これに「複数のチップを組み合わせて性能を高める」という役割が加わった。演算用チップとメモリーを近くに置き、多数の細い配線で接続すれば、大量のデータを効率よくやり取りできる。
そのため、後工程の価値は組み立て費用の削減だけでは評価できなくなっている。半導体製品の性能、消費電力、信頼性、供給量を左右する技術として、設計段階から重要になる。PLPは、この後工程の一部を角形パネル上でまとめて処理し、生産性を高める製造方式である。
2. そもそも何なのか
半導体製造は、大きく前工程と後工程に分かれる。
| 区分 | 主な仕事 | 生み出すもの |
|---|---|---|
| 前工程 | ウエハー上にトランジスタや配線を形成する | 回路ができたウエハー |
| 後工程 | チップを分離・接続・保護し、検査する | 機器に搭載できる半導体製品 |
前工程が「チップの内部を作る工程」なら、後工程は「チップを製品として機能させる工程」といえる。ただし、先端製品では境界が単純ではない。配線形成、薄膜加工、研磨など、前工程に近い技術が後工程にも使われる。ウエハー状態で行う検査や接続端子形成もあり、工程の順序は製品によって異なる。
また、半導体チップとパッケージは同じものではない。パッケージは、チップを収め、電気接続や保護、放熱を担う構造である。内部に一つのチップを持つ製品も、複数のチップを持つ製品もある。
3. どこで使われるのか
後工程は、AI半導体だけでなく、スマートフォン、自動車、通信機器、家電、産業機器などの半導体に広く関わる。
用途によって優先事項は異なる。
| 用途 | 後工程に求められること |
|---|---|
| AIサーバー・高性能計算 | 演算チップとメモリーの高速接続、大電力への対応、放熱 |
| スマートフォン・小型機器 | 小型化、薄型化、複数機能の集積 |
| 自動車・産業機器 | 温度変化や振動への耐久性、長期信頼性 |
| 電力制御 | 大電流・高電圧への対応、低損失、放熱 |
| 通信機器 | 高周波信号の損失抑制、接続品質 |
最先端の実装技術が、すべての用途で最適とは限らない。成熟したパッケージにも、費用や信頼性の面で役割がある。
4. 仕組み
従来型の後工程は、概ね次の流れで理解できる。
ウエハー検査 → 薄化・切断 → チップの固定 → 電気接続 → 封止・端子形成 → 最終検査
ウエハー検査では、電気信号を与えて正常に動作する部分を確認する。切断したチップを基板などに固定し、金属の細線や微小な接続端子で配線につなぐ。その後、樹脂などで保護し、完成品を検査する。実際の順序や検査位置は方式によって変わる。先端パッケージでは組み立て途中の検査も重要になる。Amkorの検査サービス資料
先端パッケージでは、さらに次の技術が組み合わされる。
| 技術・用語 | 意味 |
|---|---|
| チップレット | チップレットは機能を分担する個々の小さな半導体チップ。それらを高密度につなぎ、一体として働かせることをチップレット集積という |
| インターポーザー | 複数のチップ間を接続する中間基板 |
| RDL：再配線層 | チップの端子から配線を引き回し、接続先へつなぐ層 |
| 2.5D実装 | 中間基板などを介してチップを横方向に高密度接続する実装 |
| 3D実装 | チップを縦方向に積み重ね、接続する実装 |
| HBM | メモリーチップを積層し、大量のデータをやり取りできるようにした高帯域メモリー |
| PLP | 角形パネルを加工単位として、配線形成や組み立てなどをまとめて行う製造方式 |
これらは分類の軸が異なる。例えば、3D積層されたHBMを演算チップの横に配置することも、その接続用部品をPLPで製造することもできる。
5. 産業構造・サプライチェーン
後工程は、複数の産業が協力して成立する。
材料・部品・装置 → パッケージの製造・検査 → 半導体製品 → 電子機器・サーバー → 最終ユーザー
材料企業は封止材や絶縁材などを供給する。部品企業はパッケージ基板や接続部品を製造する。装置企業は切断、実装、配線形成、検査などを支える。
これらを組み合わせ、量産工程として運用するのが、半導体メーカー、ファウンドリー、OSATである。OSAT（Outsourced Semiconductor Assembly and Test）は、半導体の組み立て・検査を受託する企業を指す。
先端分野では、設計企業やクラウド事業者の要求も開発に深く関わる。演算性能だけでなく、メモリー容量、接続密度、消費電力、冷却条件を同時に考える必要があるからだ。したがって、サプライチェーンは一方向の納入関係だけではない。設計、材料、装置、製造の間を評価結果が往復する構造になる。
6. 主要企業
以下は代表例であり、後工程全体のシェア順位ではない。
| 領域 | 主な企業・組織 | 役割 |
|---|---|---|
| 先端半導体とパッケージの統合 | TSMC〈台湾〉、Samsung〈韓国〉、Intel〈米国〉、Rapidus〈日本〉 | チップ製造と実装技術を組み合わせる |
| 後工程受託 | ASE・PTI〈台湾〉、Amkor〈米国〉、JCET〈中国〉、アオイ電子〈日本〉 | 顧客の半導体を組み立て・検査する |
| 材料 | レゾナック、味の素ファインテクノ、住友ベークライト、AGCなど | 絶縁、封止、支持などの機能を提供する |
| 装置 | 東レエンジニアリング、SCREEN、TOWA、ディスコ、ウシオ電機など | 加工・塗布・実装・封止などを担う |
| 加工・設計基盤 | Applied Materials、Lam Research、Synopsysなど | 微細加工や設計・検証を支える |
| 研究・共同開発 | ITRI〈台湾〉、imec〈ベルギー〉、JOINT3など | 新構造や製造条件を検証する |
日本企業の機会は、材料や装置を単独で販売することに加え、それらを顧客の製造条件に合わせて組み合わせるところにある。
7. 市場規模・シェア
「後工程市場」は、組み立て・検査の受託売上、先端パッケージ、装置、材料など、集計対象によって数値が変わる。今回の資料だけでは、後工程全体を同一定義で比較できる市場規模や企業シェアは確定できない。そのため、異なる市場の数字を合算したり、OSATの売上順位を先端パッケージ全体の順位に置き換えたりしない。
PLP市場については別記事で扱う。PLPの成長率を、後工程産業全体の成長率と読むこともできない。
8. 最近の動き
参考記事からは、三つの変化が読み取れる。
第一に、接続部品の大型化と配線微細化が並行している。資料3では、シリコンブリッジの埋め込みや、レゾナックによる微細なRDLの試作が報告された。
第二に、液晶産業で蓄積した技術が活用され始めている。資料2ではRapidusの人材登用、資料5では東レエンジニアリングの塗布技術が紹介されている。
第三に、企業横断の評価体制が重要になっている。JOINT3は、材料・装置・設計企業が共通の試作ラインを使う枠組みとして設立された。個別の部材性能だけでなく、組み合わせた際の製造可能性を確かめる役割を持つ。レゾナック発表
9. なぜ今注目されているのか
AI向け半導体では、演算チップの性能を上げるだけでは十分ではない。メモリーとのデータ転送が追いつかなければ、演算能力を使い切れない。接続に必要な電力や発熱も増える。複数のチップを近接配置し、短い経路で高密度につなぐことが、システム全体の性能向上につながる。
また、巨大な一枚のチップにすべての機能を詰め込む代わりに、機能ごとに製造技術を選び、組み合わせる設計も可能になる。ただし、チップ分割による利点から、接続・検査・組み立ての追加費用を差し引いて評価する必要がある。
ISRIの分析としては、競争の範囲が前工程から後工程へ広がり、両者を設計とともに最適化する力が重要になっていると捉えられる。 前工程の微細化も引き続き重要である。
10. 今後の注目ポイント
- 量産時の歩留まり：試作品が動作する段階から、安定して良品を作る段階へ進めるか。
- 検査と不良損失：高価なチップを組み立てる前に、不良をどこまで発見できるか。
- 熱・電力・接続の同時設計：高密度化による発熱や電力供給の難しさを解決できるか。
- 供給能力の整合：チップ、HBM、基板、実装、検査の各能力が釣り合うか。
- 投資回収：顧客の採用、受注量、設備稼働率が開発投資を支えられるか。
まとめ図解
関連記事
- チップレットとは何か――半導体を分割して組み合わせる理由
- HBMとは何か――AI半導体を支えるメモリーの仕組み
- OSATとは何か――半導体の組み立て・検査を担う企業
- 半導体パッケージ材料で日本企業が担う役割
参考文献
1. NIKKEI ELECTRONICS「チップレット集積のニーズ増大でウエハーからパネルへ急シフト」2025.08
2.NIKKEI ELECTRONICS「ラピダスにシャープ系元社長が参画『後工程に液晶パネルの知見が必要』」2025.08
3.NIKKEI ELECTRONICS「トレンドは『埋め込み』と『微細化』パネルの反り対策に知恵絞る」2025.08
4.日経クロステック「台湾ASE、600mmパネル4分割の半導体後工程 ラピダスとは別の道」2026.06.18
5.日経クロステック「東レエンジニアリング、眠れる液晶技術がAI半導体で開花 岩出社長に聞く」 2026.09.17
6.NIKKEI ELECTRONICS「AI半導体でパネルレベルが主戦場に、寸法標準化でTSMCやインテルなどが火花」2026.09
7.NIKKEI ELECTRONICS「レゾナックなど27社が新連合 大型パネル使う後工程を共同開発」2025.11
8.日経クロステック「レゾナック阿部秀則氏、AI半導体の後工程けん引 『共創』へ世界を駆ける」2026.07.23
9. Amkor「IC Semiconductor Test Services」
10. レゾナック「次世代半導体パッケージのコンソーシアム27社で『JOINT3』設立」、2025年9月3日
- 資料1・2・3：後工程の全体動向、Rapidusの取り組み、ECTC 2025技術報告。
- 資料5・6・7・8：装置技術、ECTC 2026、JOINT3、共創戦略。
※本文中の図解は、公開されている参考文献、企業公式資料、報道資料などをもとに内容を独自に整理し、生成AIを用いて作成している。図解は理解を助けるための概念整理を目的としており、各社・各機関の公式図表をそのまま転載したものではない。
